

Elektronik Praxis

11.-13. Juli 2017 in München

Arnold Wiemers

*Mathematische Modelle für die
Berechnung von Routing Constraints für
das CAD-Layout von FPGA-Komponenten*



LeiterplattenAkademie






Vorwort	3
Aspect Ratio	16
Bohren : Toleranzraum	23
Rückätzung und Unterätzung	28
Querschnittsprofil	31
Funktionsfläche	39
Leiterbildabstand	41
Isolationsflächen/-Pads auf Powerplanes	48
Aspect Ratio auf Powerplanes	42
Mittenabstände auf Powerplanes	51
Geometrien für Padstacks	54
Routingconstraints für BGAs	59
Allgemeine Lösungen für BGA-Routing	75
BGA-Routing für eine Matrix 25x25	82





Vorwort

Geometrische Strukturen auf Leiterplatten



Kontur
Vektor

SMD-Pad
Kreis
Rechteck

Bohrung
THD-Pad
Restring
Kreis
Zylinder

Leiterbahn
Vektor

Die geometrischen Strukturen auf Leiterplatten können in die Formen "Kreis", "Kreisring", "Zylinder", "Rechteck" und "Quader" zerlegt werden. Die Kombination dieser elementaren geometrischen Formen ermöglicht es, komplexere dreidimensionale Strukturen abzubilden.




Pad und Pitch

Definition (Pad)

Als *Pad* werden alle singulären Leiterbildstrukturen bezeichnet, die als Löt- und/oder Montagefläche von SMD- oder THD-Bauteile genutzt werden.

Pitch THD 2.54mm
(Steckerleiste)

Pitch SMD 800µm
(BGA)



Definition (Pitch)

Als Pitch wird der Mittenabstand zwischen zwei benachbarten Lötflächen eines elektronischen Bauteils bezeichnet.



Layout, Leiterplatte und Baugruppe

Regel (Layout, Leiterplatte, Baugruppe)

Die Disziplinen CAD-Layouterstellung, Leiterplattenfertigung und Baugruppenproduktion bedingen sich gleichwertig gegenseitig.

CAD Das CAD-Layout liefert die Fertigungsdokumente für die Produktion der Leiterplatte und der Baugruppe.

Leiterplatte Die Leiterplattentechnologie liefert die Konstruktionsvorgaben für die Erstellung des CAD-Layoutes und stellt die Leiterplatten für die Baugruppenproduktion bei.

Baugruppe Die Baugruppententechnologie definiert die Anforderungen an die Qualität der Leiterplatte und an die Konstruktion des Layouts.

Regel (Formulierung von Designregeln)

Die Formulierung von Designregeln ist nur möglich über die Analyse der Fertigungsbedingungen für die Leiterplatten- und Baugruppenproduktion.



Pads und Padstacks

Hinweis (Padstack)

Im Zuge der Konstruktion eines CAD-Layouts werden Anschlußflächen elektronischer Bauteile miteinander verbunden.

Die für ein Bauteil typische Anschlußflächenkonfiguration ist als *Bauteil* in der Bauteilbibliothek des CAD-Systems hinterlegt.

Jedes Bauteil ist aus einzelnen Elementen zusammengesetzt, den *Padstacks*.

Jeder Padstack enthält auf verschiedenen Ebenen (~ Layern, Lagen) ein *Pad*, das diejenige Aufgabe repräsentiert, die für die entsprechende Ebene vorgesehen ist.

Definition (Padstack)

Ein Padstack enthält alle Informationen, die für die Anlage eines Bauteils in der CAD-Bibliothek erforderlich sind.

Regel (Formulierung von Padstacks)

Die konstruktiven Vorgaben aus der Leiterplatten- und Baugruppenproduktion müssen in der Formulierung der Padstacks Berücksichtigung finden.



Padstacks von dk-Vias und dk-THT-Bohrungen in Multilayern

Elementare Geometrien für den *Padstack* von dk-Bohrungen in der Bibliothek des CAD-Systems. Für das fachgerechte Routing eines Layouts müssen diese Geometrien auf die Produktion der Leiterplatten und Baugruppen abgestimmt sein.

THT-Lötstoplackfreistellung Top

dkVia-/THT-Bohrung (Drill)

dk-THT-Pad Top

THT-Thermalpad (Innenlage)


THT-Pad (Innenlage)

THT-Isolationspad (Innenlage)

Via-/THT-Bohrhülse

dk-THT-Pad Bot

THT-Lötstoplackfreistellung Bot



Padstacks von BlindVias

Elementare Geometrien für den *Padstack* von BlindVia-Bohrungen in der Bibliothek des CAD-Systems. Für das fachgerechte Routing eines Layouts müssen diese Geometrien auf die Produktion der Leiterplatten und Baugruppen abgestimmt sein.


BV-Lötstoplackfreistellung Top

BlindVia-Bohrung (Drill)

BlindVia-Pad Top

BlindVia-Bohrhülse

BlindVia-Pad (Innenlage)




Padstacks von BuriedVias

Elementare Geometrien für den *Padstack* von BuriedVias in der Bibliothek des CAD-Systems. Für das fachgerechte Routing eines Layouts müssen diese Geometrien auf die Produktion der Leiterplatten und Baugruppen abgestimmt sein.

BuriedVia-Pad (Innenlage)

BuriedVia-Pad (Innenlage)

BuriedVia-Bohrhülse



Leiterbahnen und Leiterflächen

Hinweis (Leiterbild)

Das CAD-Layout verbindet mit einem geeigneten Leiterbild die Pads der Bauteile entsprechend der Vorgaben des Schaltplans miteinander.

Das Leiterbild besteht aus den Leiterbahnen (~ Signalverbindungen, transmission lines, Übertragungsleitungen) und den Leiterflächen (~ leitende Flächen, Kupferflächen, Powerplanes, Kantenmetallisierung, Hülsenkupfer).

Definition (Leiterbild)

Mit dem Begriff *Leiterbild* werden alle elektrisch leitenden Anschlußflächen, Leiterbahnen und Leiterflächen einer Leiterplatte zusammengefaßt.

Regel (Formulierung von Leiterbildern)

Die konstruktiven Vorgaben aus der Leiterplatten- und Baugruppenproduktion müssen in der Formulierung der Leiterbilder Berücksichtigung finden.



Eigenschaften von Leiterbildstrukturen 1


Die bisherige Bewertung einer Leiterbahn konzentriert sich oft auf die Parameter "Leiterbahnbreite" und "Kupferdicke".

Allgemein ist die "minimale Leiterbahnbreite" ein einfaches Maß für die Komplexität des CAD-Layouts und der späteren Baugruppe.

Gleichzeitig ist sie ein *Leitwert* für die technologische Kompetenz eines Leiterplattenherstellers.

Die strategische Bewertung aller technischen Eigenschaften einer "Leiterbildstruktur" erfolgt bisher nicht mit der notwendigen Tiefe.

Leiterbildstruktur in
Kupfer auf einem
Dielektrikum




Eigenschaften von Leiterbildstrukturen 2

Oberseite

Die Oberseite eines SMD-Pads oder eines THT-Pads ist maßgebend für die Ausprägung des Lötmeniskus' und damit für die Stabilität der Lötverbindung.


Wird auf der Oberseite gebondet, dann ist die Flächengeometrie (mit) ausschlaggebend für die Qualität der Bonds.



Unterseite

Die Unterseite einer Leiterbildstruktur definiert als Grundfläche die Haftkraft der SMD-Lötfläche/des Kupfers auf dem Dielektrikum.

Über die Unterseite findet der Wärmeaustausch zwischen dem Kupfer und dem Dielektrikum statt.




Eigenschaften von Leiterbildstrukturen 3

Oberfläche

Die Oberfläche der Leiterbildstruktur hat einem bestimmenden Einfluß auf die Wärmeabstrahlung der Baugruppe im Betrieb, insbesondere bei Konvektionskühlung.


Die Oberfläche hat kapazitive Eigenschaften und wirkt sich damit auf die Signalübertragungsqualität impedanzdefinierter Leiterbahnen aus.



Volumen

Das Volumen der Leiterbildstruktur und das Volumen des Dielektrikums bestimmen das Gewicht der Leiterplatte.

Das Volumen der Leiterbildstruktur bestimmt die Wärmespeicherkapazität der Leiterplatte.





Eigenschaften von Leiterbildstrukturen 4

Flankenwinkel

Der Winkel der Leiterbahnflanken definiert die gegenüberliegenden Flächen und damit die kapazitiven Eigenschaften von differentiellen Impedanzen.

Der Abstand der Basis benachbarter Leiterbahnen ist bestimmend für den elektrischen Sicherheitsabstand auf der Baugruppe und ist damit ein wichtiger Routing-Parameter, insbesondere bei Ex-geschützten Geräten. Vom Abstand hängt das Übersprechen zwischen Signalleitungen ab, i.e. die Signalintegrität. Weiterhin müssen die Kriechstromfestigkeit und die Überschlagsspannung beachtet werden.



1



Bohren : AspectRatio

Für die Erstellung eines CAD-Designs müssen vorausschauend Referenzwerte definiert sein, an denen sich das Routing und die Spezifikation von Bohrungen zuverlässig orientieren kann.

Das „AspectRatio für Bohrungen“ ist ein wichtiger Referenzwert, der bei der Erzeugung von Padstacks am CAD-System berücksichtigt werden muß.



Bohren : Schliff durch ein Microvia

Bohrungen mit einem Enddurchmesser von $200\mu\text{m}$ sind bei einer Leiterplatten-dicke von bis zu 1.60mm Standard.


Enddurchmesser von $100\mu\text{m}$ sind möglich. Das Problem ist weniger das mechanische Herstellen der Bohrung.

Entscheidend ist die gleichmäßige Durchflutung der Hülse im Galvanobad während des Kontaktierungsprozesses. Oberflächenspannung und Kapillareffekt wirken einer Durchflutung entgegen.

Metallisierte Hülse
 $25\mu\text{m}$ Kupferdicke

Enddurchmesser oder
 $100\mu\text{m}$ Lochdurchmesser

Viabohrung
 $150\mu\text{m}$ Bohrwerkzeug



LY-Top

LY-2

LY-3

LY-4

LY-5

LY-6

LY-7

LY-8

LY-9

LY-Bot

Bohrungen : Definition des AspectRatio


Definition (AspectRatio für Bohrungen)

Das AspectRatio beschreibt das mathematische Verhältnis zwischen dem minimalen Lochdurchmesser und der galvanisch kontaktierbaren Bohrtiefe.

Enddurchmesser

Lochdurchmesser
oder
Bohrdurchmesser

Kontaktierbare Bohrtiefe
oder
Hülsenlänge



Definition (CAD-Tool-Durchmesser)


Der in der CAD-Dokumentation vorgegebene Tool-Durchmesser beschreibt immer den Enddurchmesser auf der fertigen Leiterplatte.



Bohrungen : AspectRatio bei dk-Bohrungen

Hinweis (AspectRatio für Bohrungen)

Für ndk-Bohrungen gibt es kein AspectRatio. Weil das AspectRatio in Abhängigkeit zur Kontaktierbarkeit einer Bohrung steht, gilt es nur für dk-Bohrungen.



Regel (AspectRatio für Bohrungen)

$$\text{AspectRatio} = \frac{\text{Lochdurchmesser}_{(\min)}}{\text{Kontaktierbare Bohrtiefe}}$$

$$\text{Lochdurchmesser}_{(\min)} = \text{AspectRatio} \cdot \text{Kontaktierbare Bohrtiefe}$$

$$\text{Kontaktierbare Bohrtiefe} = \frac{\text{Lochdurchmesser}_{(\min)}}{\text{AspectRatio}}$$

Hinweis (Lochdurchmesser)

Bei mechanisch erstellten Bohrungen ist der Lochdurchmesser identisch mit dem Bohrwerkzeugdurchmesser.

Bei durch Ablation (i.e. Lasertechnik) hergestellten Löchern ist der Lochdurchmesser identisch mit dem Durchmesser in Höhe der Startebene.




Bohrungen : Durchgangsbohrungen

Definition (Durchgangsbohrungen)

Montagebohrungen, Bauteilbohrungen und Durchkontaktierungen gehen durch alle Ebenen einer Leiterplatte.

ndk-Bohrung dk-Bohrung dk-Via



Tabelle

Maximal kontaktierbare Bohrtiefen für Durchkontaktierungen bei einem AspectRatio von 1 : 8.

Beispiel

$$0.35 \cdot 8 = 2.80 \text{ [mm]}$$

CAD-Bohrung (mm)	0.05	0.10	0.15	0.20	0.25	0.30
Bohrwerkzeug (mm)	0.15	0.20	0.25	0.30	0.35	0.40
Bohrtiefe (mm)	1.20	1.60	2.00	2.40	2.80	3.20


Bohrungen : BuriedVia

Definition (BuriedVia)

BuriedVias verbinden zwei oder mehrere Innenlagen einer Leiterplatte und haben nie Kontakt zu einer Außenlage.

Buried Via
(Temporärer 4-LG ML)

BuriedVia
(Temporäre 2-Lg LP)



Tabelle

Maximal kontaktierbare
Bohrtiefen für BuriedVias
bei einem AspectRatio
von 1 : 8.

Beispiel

$$0.30 \cdot 8 = 2.40 \text{ [mm]}$$

CAD-Bohrung (mm)	0.05	0.10	0.15	0.20	0.25	0.30
Bohrwerkzeug (mm)	0.15	0.20	0.25	0.30	0.35	0.40
Bohrtiefe (mm)	1.20	1.60	2.00	2.40	2.80	3.20

Bohrungen : BlindVia

Definition (BlindVia)


BlindVias verbinden immer eine (...auch temporäre...) Außenlage mit einer oder mehreren Innenlagen.

BlindVia

(LY-bot nach LY-4)

BlindVia

(LY-Top nach LY-2)



Tabelle

Maximal kontaktierbare Bohrtiefen für BlindVias bei einem AspectRatio von 1 : 1.

Beispiel

$$0.30 \cdot 1 = 0.30 \text{ [mm]}$$

CAD-Bohrung (mm)	0.05	0.10	0.15	0.20	0.25	0.30
Bohrwerkzeug (mm)	0.15	0.20	0.25	0.30	0.35	0.40
Bohrtiefe (mm)	0.15	0.20	0.25	0.30	0.35	0.40

2



Bohren : Toleranzraum

Die Passung zwischen der Mechanik (= Bohrungen) und der Bildstruktur (= Leiterbild) bestimmt die minimalen oder maximalen Werte für das Routing eines CAD-Layouts.

Alle elementaren Regelwerke für Routingraster oder Routingabstände müssen sich an dieser Passung sowie der sich daraus ergebenden Toleranz orientieren.



Toleranz

An Leiterplatten müssen immer auch mechanische Arbeiten durchgeführt werden, vornehmlich wird gebohrt und/oder gefräst. Die Fertigung komplexer Produkte, z.B. starr-flexibler Leiterplatten, erfordert oft mehr als hundert Arbeitsgänge.


Die Passung zwischen den mechanischen und den bildlichen Strukturen wird durch die Toleranzen bei der Durchführung der jeweiligen Arbeitsgänge bestimmt.

Einfluß auf die Gesamttoleranz haben :

- Das Registrieren „Leiterbild zu Leiterbild“
- Das Stanzen von Multilayer-Innenlagen
- Das Registrieren zu verpressender Lamine
- Verzüge beim Verpressen von Multilayern
- Das Paketieren, Verstiften und Bohren
- Die Registrierung Leiterbild zu Bohrbild



Toleranzraum : CAD-Vorgabe, Bohrwerkzeug und Paßtoleranz



CAD gibt einen *Enddurchmesser* vor. Das zugehörige Bohrwerkzeug muß im Durchmesser größer sein, damit dieser Enddurchmesser auf der fertigen Leiterplatte nach dem Kontaktieren der Bohrhülse und dem Prozessieren der Endoberfläche auch zuverlässig erreicht wird.

Üblicherweise wählt der Leiterplattenhersteller eine *Zugabe* auf das passende Bohrwerkzeug (BWzg).

Regel BWzg = Enddurchmesser + 100µm Zugabe

Dieses Bohrwerkzeug ist somit umlaufend 50µm größer, als der vom CAD-Layout vorgegebene Enddurchmesser.


Bedingt durch die allgemeine *Toleranz* von $\pm 100\mu\text{m}$ kann die Bohrung zum Pad auf der fertigen Leiterplatte um 100µm von der Sollposition verschoben sein.

Die Bohrung wird sich letztlich innerhalb eines Toleranzraumes mit einem definierten Durchmesser wiederfinden.

Definition (Toleranzraum)

Toleranzraum = Enddurchmesser + 100µm Zugabe + $(2 \cdot 100\mu\text{m Toleranz})$

Toleranzraum : Sicherheitsabstand



Da es vom *Zufall* abhängt, an welcher Stelle im Toleranzraum sich die Bohrung befinden wird, ist der gesamte Raum strategisch wie eine Kupferfläche zu werten. Leiterbahnen, Pads und Flächen müssen deshalb den in den *constraints* des CAD-Systems festgelegten Sicherheitsabstand zum Toleranzraum *immer* einhalten.

Definition (Sicherheitsabstand)

Der Sicherheitsabstand ist die Länge der Lotsenkrechten vom Berührungspunkt der Tangente am Toleranzraum zur Bildstruktur.

Hinweis (Sicherheitsabstand $dk+ndk$)


Die Definition ist unabhängig davon, ob innerhalb des Toleranzraums eine kontaktierte oder eine nichtkontaktierte Bohrung liegt.



Bohrungen : Minimaler Restring und minimaler Paddurchmesser

Wenn der Toleranzraum wie eine Kupferfläche bewertet werden muß, dann kann er auch mit einer Kupferfläche belegt werden. Weil der Toleranzraum immer ein Kreis ist, hat die Kupferfläche die Form eines runden Pads.

Weil der Toleranzraum den minimalen Raum beschreibt, der gesperrt werden muß, definiert das substituierende Pad das minimal mögliche/sinnvolle Pad zu der zugehörigen Bohrung. Aus dieser Definition lassen sich der minimale Paddurchmesser und der minimale umlaufende Restring ableiten.



Definition (Toleranzraum)

Der Toleranzraum für eine Bohrung beschreibt die Geometrie des *minimal* sinnvollen Pads zu einer beliebigen dk-Bohrung.

Regel (Minimaler Paddurchmesser)

$$\text{Paddurchmesser}_{(\min)} = \text{Toleranzraum} = \text{Enddurchmesser} + 300\mu\text{m}$$

Regel (Minimaler Restring)

$$\text{Restring}_{(\min)} = 0.5 \cdot (\text{Paddurchmesser}_{(\min)} - \text{Enddurchmesser}) = 150\mu\text{m}$$



3



Rückätzung + Unterätzung

Allgemeine Informationen zum Ätzen.

Unterätzung von Leiterbildstrukturen. Subtraktive und semiadditive Verfahren für das Strukturieren von Leiterbildern.

Querschnittsprofile von geätzten Bildstrukturen.



Erwartung und Irrtum


Illusionen

In der *virtuellen* Welt des *CAD*-Systems ist das Leiterbild mit seiner späteren Sollbreite 1-dimensional angelegt (D-Code). Ergänzt um die 1-dimensionale Vektor-Information werden die Produktionsdaten über den Postprozeß 2-dimensional exportiert.

Es wird stillschweigend unterstellt, daß auf der Leiterplatte daraus eine 3-dimensionale Rechteckstruktur wird.

In der *virtuellen* Welt des *CAM*-Systems werden die 2-dimensionalen Daten eingelesen. Die zu erwartenden Verluste an der Breite der Bildstruktur werden kompensiert.

Das *reale* Leiterbild ist 3-dimensional und hat trapezoidale Querschnitte.




Ätzprofil : Begriffe

Die Teilsegmente des Ätzprofils der Leiterbildstruktur sind von Bedeutung für eine Vielzahl technischer Eigenschaften.

Ätzfuß (~ Leiterbahn *Unten*)

Der Ätzfuß ist der von einer eingeschriebenen rechteckigen Leiterbildstruktur abweichende Kupferanteil auf der Höhe des Dielektrikums.



Unterätzung (~ Leiterbahn *Oben*)

Die Unterätzung ist der von der idealen rechteckigen Leiterbildstruktur abweichende Kupferanteil auf der Höhe der Leiterbildoberfläche.



Rückätzung

Die Rückätzung ist die Summe der durch das Ätzen verlorengegangenen Kupfervolumina an den Flanken der Leiterbildstrukturen.



4



Querschnittsprofil

Der Ätzprozeß, insbesondere die Rückätzung, bestimmt die Geometrie von Leiterbahnen, Viapads und Kupferflächen.

Es ist unbedingt notwendig, die Querschnittsprofile der Leiterbilder zu untersuchen und die Querschnittsgeometrie zu definieren.

Die Analyse der Geometrien erlaubt die Berechnung der Löt- und Montageflächen sowie die vorausschauende Bewertung der Folgen, die sich aus der Rückätzung ergeben.

Und das führt letztlich zur Definition der Kenngröße „TangensAlpha“.




Querschnittsprofil : Allgemein

Subtraktiver Ätzprozeß




Querschnittform Trapez

Flankenwinkel α 25°




Semiadditiver Ätzprozeß



Querschnittform Trapez

Flankenwinkel α 15°



Werkbilder ILFA / Modifikation Wi


Regel (Querschnittsprofil)

Das Querschnittsprofil einer Leiterbahn, oder ganz allgemein das Querschnittsprofil einer Bildstruktur, ist *immer tendenziell* ein Trapez.



Querschnittsprofil : Trapez (gleichschenkelig)

Trapez



■ Umfang $\underline{= d + e + 2c}$

■ Fläche $\underline{= b \cdot (a + d)}$

oder

Fläche $\underline{= b \cdot 0.5 \cdot (d + e)}$

oder

Fläche $\underline{= b \cdot m}$


■ Mittellinie $\underline{m = 0.5 \cdot (d + e)}$

■ Weglänge a $\underline{a = 0.5 \cdot (e - d)}$

■ Weglänge e $\underline{e = d + 2 \cdot a}$

■ Weglänge c $\underline{c = \sqrt{a^2 + b^2}}$

Querschnittsprofil : Definition des Tangens Alpha




Die Längen für a, b und c sind nicht ohne weiteres ermittelbar. Die Dokumentation der CAD-Daten gibt dazu keine Auskunft.

Eine Beziehung zwischen diesen Größen kann über die **trigonometrische Definition** des Tangens beschrieben werden.

Allgemein gilt :

$$\tan \alpha = \frac{\text{Gegenkathete}}{\text{Ankathete}} = \frac{a}{b}$$

$$\begin{aligned} \text{Gegenkathete} &= \text{Ankathete} \cdot \tan \alpha \\ a &= b \cdot \tan \alpha \end{aligned}$$



Alpha ' α ' ist der Winkel zwischen der Flanke 'c' der Bildstruktur und der Kupferdicke 'b'.

Ätzfuß : Definition

Mit dem Tangens des Winkels α wird ein mathematischer Zusammenhang zwischen dem Ätzfuß und der Kupferdicke formuliert.

Definition (Ätzfuß)

$$\text{Ätzfuß} = \text{Kupferdicke} \cdot \tan \alpha$$


Hinweis (TangensAlpha)

Die Kupferdicke ist genau oder innerhalb eines Intervalls bekannt. Der Tangens ist eine prozeßbezogene Größe und ist ebenfalls genau oder innerhalb eines Intervalls bekannt. Mit dieser Definition kann der Ätzfuß genau oder innerhalb eines Intervalls berechnet werden.

Aus der Definition läßt sich die folgende Abhängigkeit ableiten.

Regel (Abhängigkeit des Ätzfußes)

Der Ätzfuß ist *ausschließlich* von der Kupferdicke abhängig.



Ätzfuß : Kompensation der Rückätzung



Hinweis (Ätzfuß)

Weil der Ätzfuß *ausschließlich* von der Kupferdicke abhängig ist, führt eine Reduzierung der Leiterbahnbreite *nicht* zu Veränderungen des Ätzwinkels.

Wenn die Leiterbahn schmaler wird, dann ändert sich für Layouts in MFT- oder UFT-Technologie das AspectRatio zwischen Oberseite und Unterseite.

Das ist von Bedeutung, wenn die Oberfläche die Funktion einer Lötfläche bekommt.


Die erforderliche *Kompensation* muß dann zwangsläufig über die Bibliothek des CAD-Systems erfolgen und/oder Teil der Design-Rule-Vorgaben sein.



TangensAlpha : Werte 3

Beispiel


Bei einem Winkel von 40° und einer Kupferdicke von $35\text{ }\mu\text{m}$ ist die Bildstruktur auf der Oberseite $58.8\text{ }\mu\text{m}$ schmaler als an der Basis.



Tangens	Gegenkathete Ankathete 35 μm		Gegenkathete Ankathete 70 μm	
$\tan 0^\circ = 0$	0 μm	0 μm	0 μm	0 μm
$\tan 15^\circ \approx 0.2679$	9.4 μm	18.8 μm	18.8 μm	37.5 μm
$\tan 20^\circ \approx 0.3640$	12.8 μm	25.5 μm	25.5 μm	51.0 μm
$\tan 25^\circ \approx 0.4663$	16.3 μm	32.6 μm	32.6 μm	65.3 μm
$\tan 30^\circ \approx 0.5774$	20.2 μm	40.4 μm	40.4 μm	80.8 μm
$\tan 35^\circ \approx 0.7002$	24.5 μm	49.0 μm	49.0 μm	98.0 μm
$\tan 40^\circ \approx 0.8391$	29.4 μm	58.8 μm	58.7 μm	117.5 μm
$\tan 45^\circ = 1.0000$	35.0 μm	70.0 μm	70.0 μm	140.0 μm
$\tan 60^\circ \approx 1.7321$	60.6 μm	121.3 μm	121.3 μm	242.5 μm
$\tan 70^\circ \approx 2.7475$	96.2 μm	192.3 μm	192.3 μm	384.7 μm

Toleranz physikalischer Eigenschaften

(POLAR type "Edge-Coupled Offset Stripline 1B1A")



Impedanzabweichung in Abhängigkeit vom TangensAlpha

Tangens	Leiterbahn schmal	Leiterbahn breit	Impedanz
tan 0°	75.0 µm	75.0 µm	99.5 Ohm
tan 15°	68.6 µm	75.0 µm	101.6 Ohm
tan 25°	63.8 µm	75.0 µm	102.8 Ohm
tan 35°	58.2 µm	75.0 µm	104.1 Ohm

5



Funktionsfläche

Der Leiterbildstruktur kommen unterschiedliche Aufgaben zu.

Insbesondere SMT-Baugruppen sind in ihrer Funktion von der Geometrie der Leiterbildstruktur abhängig.

Die Planbarkeit einer Baugruppe und die Beurteilung ihrer späteren Bestückbarkeit und Zuverlässigkeit setzt die Berechenbarkeit der Geometrie voraus.



Funktionsfläche

Mit dem Tangens des Winkels α wird ein mathematischer Zusammenhang zwischen der Unterätzung und der Kupferdicke formuliert.

Regel (Unterätzung gesamt)

$$\text{Unterätzung}_{(\text{ges})} = 2 \cdot \text{Kupferdicke} \cdot \tan \alpha$$

Daraus ergibt sich :

Regel (Abhängigkeit der Unterätzung)


Die Unterätzung ist *ausschließlich* von der Kupferdicke abhängig.

Begriff (Funktionsfläche)

Die Breite des oberen Leiterbildes wird als *Funktionsfläche* bezeichnet.

Regel (Funktionsfläche)

$$\begin{aligned} \text{Funktionsfläche} &= \text{Leiterbahnbreite} - \text{Unterätzung}_{(\text{ges})} \\ &= \text{Leiterbahnbreite} - (2 \cdot \text{Kupferdicke} \cdot \tan \alpha) \end{aligned}$$



6



Leiterbildabstand

Der Leiterbildabstand bestimmt, wie kompakt ein CAD-Layout geroutet werden kann.

Für die Entflechtung hochpoliger BGAs mit geringem Pitch ist der Abstand der Bildstrukturen und der Vias zueinander ein ausschlaggebender Wert.


Maßgebend ist die Dicke des Kupfers auf den Layern der Leiterplatte.



Minimaler Leiterbildabstand (Standard)

Definition (Leiterbildabstand)

Der Abstand benachbarter Leiterbildstrukturen wird an der Kupferbasis auf der Höhe des Dielektrikums gemessen.



Leiterbildabstand

Hinweis (minimaler Leiterbildabstand)

Der minimale Abstand benachbarter Leiterbildstrukturen ergibt sich aus der prozessierbaren Strukturbreite des Fotolaminats plus der kupferdickenabhängigen Blendenkompensation. Die Kompensation erfolgt mit dem *empirischen* Multiplikationsfaktor der 0.7-fachen Basiskupferdicke.

Regel (minimaler Leiterbildabstand)

$$\text{Leiterbildabstand}_{(\min)} = \text{Fotolaminat}_{(\text{Referenzbreite})} + 0.7 \cdot \text{Basiskupferdicke}$$


Fotolaminat	12 µm Cu	17µm Cu	35 µm Cu
Standardbereich _(75 µm)	83.4 µm	86.9 µm	99.5 µm
Extrembereich _(50 µm)	58.4 µm	61.9 µm	75.5 µm
Grenzbereich _(45 µm)	53.4 µm	56.9 µm	69.5 µm



Minimaler Leiterbahnmittenabstand

Hinweis (Leiterbahnmitten)

Der Leiterbahnmittenabstand (~ Abstand der Vektorlinien) ergibt sich aus dem Leiterbahnabstand (~ Sicherheitsabstand) und der Leiterbahnbreite.



Regel (minimaler Leiterbahnmittenabstand)

$$\text{Leiterbahnmittenabstand}_{(\min)} = \text{Leiterbahnabstand}_{(\min)} + \text{Leiterbahnbreite}$$

Beispiel (Leiterbahnmittenabstand)

Bei einem Standardabstand von $86.9 \mu\text{m}$ bei $17 \mu\text{m}$ Kupfer und bei einer vorgegebenen Leiterbahnbreite von $100 \mu\text{m}$ ist der minimale Leiterbahnmittenabstand $100 \mu\text{m} + 86.9 \mu\text{m} = 186.9 \mu\text{m}$.



7



Isolationspads und -flächen auf Powerplanes

Powerplanes sind die ideale Lösung, wenn schnelle elektronische Baugruppen konstruiert werden sollen.


Als bestimmende Geometrien auf Powerplanes sind die Wärmefallen (~ Thermalpad, Heatrelief) und die Isolationspads (~ Antipad) zu nennen.

Auf einer Powerplane sind die Isolationspads üblicherweise in deutlicher Überzahl.

Mit Blick auf den Stromfluß und vor allem den langjährigen sicheren Betrieb einer Baugruppe muß die Konstruktion von Isolationspads während der Phase der Erstellung des CAD-Layouts sorgfältig erfolgen.



Isolationspads auf Powerplanes




Isolationen sind auf Powerplanes ein wichtiges konstruktives graphisches Element, um nicht angeschlossene Bauteilbohrungen oder Vias von der Kupferfläche zu trennen.

Im Bild ist in Aufsicht eine Powerplane zu sehen, die noch mit Fotoresist abgedeckt ist. In Durchsicht ist rückseitig die Signallage zu erkennen.



Isolationspads auf Powerplanes



Für die Bohrwerkzeugzugabe (BWzgZugabe) auf das passende Bohrwerkzeug (BWzg) gilt :

$$\text{BWzg} = \text{Enddurchmesser} + \text{BWzgZugabe}$$

Hinweis

Üblicherweise beträgt die BWzgZugabe 100µm. Die allgemeine Toleranz zwischen Bohrung und Leiterbild liegt bei +,- 100µm.

Für den minimalen Sicherheitsabstand gilt dann :

Regel (Minimaler Sicherheitsabstand)

$$\text{Sicherheitsabstand}_{(\min)} = 0.5 \cdot (\text{Isolationspad} - \text{Enddurchmesser} - \text{BWzgZugabe} - 2 \cdot \text{Toleranzbetrag})$$

Sicherheitsabstand zwischen der Tangente der Bohrung und dem Kupfer der Powerplane



Isolationspads auf Powerplanes : weitere Regeln

Durch Umformen der Gleichung für den minimalen Sicherheitsabstand ergeben sich die Regeln für die Berechnung des minimalen Isolationspads oder des maximalen Enddurchmessers.

Regel (Minimales Isolationspad)

$$\text{Isolationspad}_{(\min)} = 2 \cdot \text{Sicherheitsabstand} + \text{Enddurchmesser} + \text{BWzgZugabe} + 2 \cdot \text{Toleranzbetrag}$$

Hinweis


Damit ist der Mindestdurchmesser für das Isolationspad gegeben, das von CAD im Padstack für ein Via/eine Bohrung definiert werden muß.

Regel (Maximaler Enddurchmesser)

$$\text{Enddurchmesser}_{(\max)} = \text{Isolationspad} - 2 \cdot \text{Sicherheitsabstand} - \text{BWzgZugabe} - 2 \cdot \text{Toleranzbetrag}$$

Hinweis

Damit ist der maximale Enddurchmesser eines Vias oder einer Bohrung gegeben, der am CAD für einen vorgegebenen Isolationabstand gewählt werden kann.



8



AspectRatio von isolierten Bohrungen auf Powerplanes

Einfluß des AspectRatio auf den minimalen Durchmesser des Isolationspads von Bohrungen, die durch Powerplanes geführt werden.



Isolationsspad : Minimales Isolationsspad und AspectRatio

In der Regel für die Berechnung des minimalen Isolationsspads ist der Bohrwerkzeugdurchmesser (BWzg) enthalten :

$$\boxed{1} \text{ BWzg} = \text{Enddurchmesser} + \text{BWzgZugabe}$$

Über das AspectRatio für Bohrungen (ARbor) ergibt sich ein Bezug zwischen dem Bohrwerkzeug und der maximal kontaktierbaren Bohrtiefe (KonBT) :

$$\boxed{2} \text{ ARbor} = \frac{\text{BWzg}}{\text{KonBT}} \quad \text{oder} \quad \text{BWzg} = \text{ARbor} \cdot \text{KonBT}$$


Aus $\boxed{1}$ und $\boxed{2}$ folgt :

$$\text{Enddurchmesser} + \text{BWzgZugabe} = \text{ARbor} \cdot \text{KonBT}$$

Wenn der Ausdruck „Enddurchmesser + BWzgZugabe“ in der Regel für das minimale Isolationsspad durch „ARbor • KonBT“ ersetzt wird, dann ist :

Regel (Minimales Isolationsspad und AspectRatio)


$$\begin{aligned} \text{Isolationsspad}_{(\min)} &= 2 \cdot \text{Sicherheitsabstand} + (\text{ARbor} \cdot \text{KonBT}) \\ &\quad + 2 \cdot \text{Toleranzbetrag} \end{aligned}$$



Isolationsspad : Minimales Isolationsspad und AspectRatio

Hinweis (Minimales Isolationsspad und AspectRatio)

Durch die direkte *lineare Beziehung zum AspectRatio* für Bohrungen ergibt sich eine direkte Abhängigkeit des Durchmessers für das minimale Isolationsspad. Weil das AspectRatio eine herstellerbezogene Kennziffer ist, ergibt sich, daß CAD-Layouts gegebenenfalls herstellerbezogen geroutet werden müssen.



Durch die direkte *lineare Beziehung zur kontaktierbaren Bohrtiefe* ergibt sich eine direkte Abhängigkeit des Durchmessers für das minimale Isolationsspad von der qualitativen Leistungsfähigkeit der Galvanotechnik eines Leiterplattenherstellers.

Beide Parameter haben einen deutlichen Einfluß auf die Geometrie von Isolationspads. Die Bibliotheksarbeit und das Routing am CAD-System müssen diese Dynamik berücksichtigen.

Regel (Dynamik des Isolationsspads)

Wenn der Wert für das AspectRatio für Bohrungen größer wird, dann muß auch der minimale Durchmesser des Isolationsspads größer werden. Wenn die zu kontaktierende Bohrtiefe zunimmt, dann muß auch der Durchmesser des Isolationsspads zunehmen.



9



Mittenabstände von Bohrungen auf Powerplanes

Mit dem Mittenabstand benachbarter Bohrungen ist auch der Mittenabstand der Isolationspads auf Powerplanes verknüpft.

Die geometrischen Vorgaben müssen vor dem Hintergrund von Stromversorgung und Rückstrom beachtet werden.




Sicherheitsabstand isolierter Bohrungen auf Powerplanes

Regel (Kupfersteg auf Powerplanes)

Für eine effektive Stromversorgung (i.e. Powerintegrität) und für einen definierten Rückstromweg (i.e. Signalintegrität) muß zwischen benachbarten Isolationspads immer ein Kupfersteg stehenbleiben.

Der minimale Mittenabstand zwischen zu isolierenden Bohrungen auf Powerplanes bestimmt, wie kompakt ein Layout geroutet werden kann.

Bestimmende Faktoren für die Geometrie sind der unverzichtbare elektrische Sicherheitsabstand zwischen der Bohrung und der Powerplane sowie die Bohrwerkzeugzugabe und der Toleranzbetrag für die Abweichung zwischen der mechanischen Bohrung und dem Leiterbild.



Mittenabstand von Isolationen auf Powerplanes


Regel (Kupfersteg bei gleichem Bohrdurchmesser)

$$\text{Mittenabstand}_{(\text{THT})} = \text{Enddurchmesser} + \text{BWzgZugabe} + \text{Kupfersteg} + 2 \cdot \text{Toleranzbetrag} + 2 \cdot \text{Sicherheitsabstand}$$

Nebenbedingung : Toleranzbetrag \geq Toleranz (Bohrung zu Leiterbild)

Sicherheitsabstand

Für den zuverlässigen Betrieb der Baugruppe ist ein ausreichender Sicherheitsabstand zwischen der Tangente der Bohrwandung und der Powerplane wichtig.



10



Geometrien für Padstacks

Die Geometrien der Pads, Isolationen und/oder Wärmefallen lassen sich mit Systematik und Nachvollziehbarkeit berechnen, wenn die Fertigungseinflüsse aus der Produktion der Leiterplatten und Baugruppen bekannt sind.

Mit Anlage der passenden Routingconstraints wird damit sowohl eine vorhersagbare technische als auch wirtschaftliche Qualität erreicht.




Padstacks von THT-Bohrungen in Multilayern

THT-Bohrungen fixieren bedrahtete Bauteile auf der Leiterplatte. Für die Leiterplattenproduktion sind die Toleranzen mehr als ausreichend.

Die üblichen Enddurchmesser für THT-Bohrungen liegen zwischen 0.8 und 1.8mm.

Die Standardgeometrie (std) ist typisch. Der minimale Wert (**min**) ist möglich.




Endmaß	Ø	800µm	1000µm	1200µm	1400µm	1800µm
Bohren	Ø	900µm	1100µm	1300µm	1500µm	1900µm
LS-Maske	Ø (std)	1700µm	1800µm	2100µm	2300µm	2700µm
THT-Pad	Ø (std)	1600µm	1800µm	2000µm	2200µm	2600µm
Isolation	Ø (std)	1600µm	1800µm	2000µm	2200µm	2600µm
Wärmefalle	Ø (std)	1600µm	1800µm	2000µm	2200µm	2600µm
LS-Maske	Ø (min)	1500µm	1700µm	1900µm	2100µm	2500µm
THT-Pad	Ø (min)	1400µm	1600µm	1800µm	2000µm	2400µm
Isolation	Ø (min)	1400µm	1600µm	1800µm	2000µm	2400µm
Wärmefalle	Ø (min)	1400µm	1600µm	1800µm	2000µm	2400µm



Padstacks von dk-Vias

dk-Vias nehmen kein Bauteile auf. Ihr Durchmesser muß aber für eine Durchflutung der Hülse geeignet sein, damit die Metallisierung zuverlässig stattfinden kann. Die Auswahl des minimalen dk-Vias orientiert sich folglich am AspectRatio für Vias. Die Standardgeometrie (std) ist typisch. Der minimale Wert (**min**) ist möglich.



Endmaß	Ø	50µm	100µm	150µm	200µm	250µm	300µm
Bohren	Ø	150µm	200µm	250µm	300µm	350µm	400µm
LS-Maske	Ø (std)	550µm	600µm	650µm	700µm	750µm	800µm
Viapad	Ø (std)	450µm	500µm	550µm	600µm	650µm	700µm
Isolation	Ø (std)	750µm	800µm	850µm	900µm	950µm	1000µm
Wärmefalle	Ø (std)	750µm	800µm	850µm	900µm	950µm	1000µm
LS-Maske	Ø (min)	450µm	500µm	550µm	600µm	650µm	700µm
Viapad	Ø (min)	350µm	400µm	450µm	500µm	550µm	600µm
Isolation	Ø (min)	650µm	700µm	750µm	800µm	850µm	900µm
Wärmefalle	Ø (min)	650µm	700µm	750µm	800µm	850µm	900µm




Padstacks von BlindVias

BlindVias werden eingesetzt, wenn komplexe elektronische Bauteile mit vielen Verbindungsanschlüssen pro Flächeneinheit geroutet werden müssen.

Der übliche Enddurchmesser liegt zwischen $50\mu\text{m}$ und $150\mu\text{m}$.

Die Standardgeometrie (std) ist typisch. Der minimale Wert (**min**) ist möglich.




Endmaß	Ø	50µm	100µm	150µm	200µm	250µm	300µm
Bohren	Ø	150µm	200µm	250µm	300µm	350µm	400µm
LS-Maske	Ø (std)	550µm	600µm	650µm	700µm	750µm	800µm
Viapad	Ø (std)	450µm	500µm	550µm	600µm	650µm	700µm
Isolation	Ø (std)	750µm	800µm	850µm	900µm	950µm	1000µm
Wärmefalle	Ø (std)	750µm	800µm	850µm	900µm	950µm	1000µm
LS-Maske	Ø (min)	450µm	500µm	550µm	600µm	650µm	700µm
Viapad	Ø (min)	350µm	400µm	450µm	500µm	550µm	600µm
Isolation	Ø (min)	650µm	700µm	750µm	800µm	850µm	900µm
Wärmefalle	Ø (min)	650µm	700µm	750µm	800µm	850µm	900µm



Padstacks von BuriedVias

BuriedVia werden für die Umverdrahtung von Signalleitungen innerhalb eines Multilayers genutzt. BuriedVias sollen im Padstack vor allem platzsparend ausgelegt sein. Sinnvolle Enddurchmesser liegen zwischen $50\mu\text{m}$ und $150\mu\text{m}$. Es gilt das AspectRatio. Die Standardgeometrie (std) ist typisch. Der minimale Wert (**min**) ist möglich.



Endmaß	Ø	50µm	100µm	150µm	200µm	-	-
Bohren	Ø	150µm	200µm	250µm	300µm	-	-
LS-Maske	Ø (std)	-	-	-	-	-	-
Viapad	Ø (std)	450µm	500µm	550µm	600µm	-	-
Isolation	Ø (std)	750µm	800µm	850µm	900µm	-	-
Wärmefalle	Ø (std)	750µm	800µm	850µm	900µm	-	-
LS-Maske	Ø (min)	-	-	-	-	-	-
Viapad	Ø (min)	350µm	400µm	450µm	500µm	-	-
Isolation	Ø (min)	650µm	700µm	750µm	800µm	-	-
Wärmefalle	Ø (min)	650µm	700µm	750µm	800µm	-	-



11



Routingconstraints für BGAs

Das FanOut von BGAs erfordert eine sehr gute Abstimmung der funktionalen, geometrischen und fertigungstechnischen Vorgaben.


Für die Berechnung von Constraints müssen die Geometrien innerhalb eines BGAs bekannt sein. Deren Abhängigkeit vom AspectRatio der FanOut-Vias und vom Ätzprofil der BGA-Pads führt zu einer Komplikation, die nur noch in einer ganzheitlichen Betrachtung gelöst werden kann.



BGA : Allgemeine Begriffe und Geometrien

Regel (Geometrie der BGA-Diagonalen)

$$\text{Diagonale}_{(\text{BGA})} = 2 \cdot \frac{\text{BGApad}}{2} + 2 \cdot \text{Sicherheitsabstand} + \text{VIApad}$$




BGA : Berechnung der Diagonalen

Regel ($\text{Diagonale}_{\text{(BGA)}}$)

$$\begin{aligned}\text{Diagonale}_{\text{(BGA)}}^2 &= \text{Pitch}^2 + \text{Pitch}^2 \\ &= 2 \cdot \text{Pitch}^2\end{aligned}$$

$$\begin{aligned}\text{Diagonale}_{\text{(BGA)}} &= \sqrt{2 \cdot \text{Pitch}^2} \\ &= \sqrt{2} \cdot \sqrt{\text{Pitch}^2} \\ &= \underline{1.414 \cdot \text{Pitch}}\end{aligned}$$



Hinweis



Zwischen der Diagonalen gegenüberliegender BGA-Pads und dem Pitchabstand des BGAs gibt es eine *feste* Relation (\sim AspectRatio).

Regel (AR BGA-Pitch)

Das AspectRatio der Diagonalen eines BGAs zum BGA-Pitch ist :

$$\frac{\text{Diagonale}_{\text{(BGA)}}}{\text{Pitch}} = \sqrt{2} = \underline{1.414}$$

BGA : Grundregeln für BGA-Geometrien



Regeln (BGA-Geometrien)

$$\text{Pitch} = \text{BGApad} + \text{Padabstand}$$

$$\text{Padabstand} = \text{Pitch} - \text{BGApad}$$

$$\text{BGApad} = \text{Pitch} - \text{Leiterbahnbreite} - 2 \cdot \text{Sicherheitsabstand}$$

$$\text{Padabstand} = \text{Leiterbahnbreite} + 2 \cdot \text{Sicherheitsabstand}$$

$$\text{Leiterbahnbreite} = \text{Padabstand} - 2 \cdot \text{Sicherheitsabstand}$$


$$\text{Sicherheitsabstand} = 0.5 \cdot (\text{Padabstand} - \text{Leiterbahnbreite})$$

$$\text{Diagonale}_{(BGA)} = 1.414 \cdot \text{Pitch}$$



BGA : Regeln für FanOut-Vias

Aus der Regel für die Diagonale innerhalb eines BGA-Geviets lassen sich die Bedingungen für das CAD-Design aus unterschiedlicher Sicht darstellen.



Wegen der **Regel** (BGA FanOut-Geometrie)

$$\text{Diagonale}_{(\text{BGA})} = \text{BGApad} + 2 \cdot \text{Sicherheitsabstand} + \text{VIApad}$$

ergibt sich durch Umformen dieser Gleichung außerdem :

Regel (Geometrie BGApad)

$$\text{BGApad} = \text{Diagonale}_{(\text{BGA})} - 2 \cdot \text{Sicherheitsabstand} - \text{VIApad}$$

Regel (Geometrie VIApad)

$$\text{VIApad} = \text{Diagonale}_{(\text{BGA})} - \text{BGApad} - 2 \cdot \text{Sicherheitsabstand}$$


Regel (Geometrie Sicherheitsabstand)

$$\text{Sicherheitsabstand} = 0.5 \cdot (\text{Diagonale}_{(\text{BGA})} - \text{BGApad} - \text{VIApad})$$



BGA : Regeln für FanOut-Vias

Wegen der Beziehung "Diagonale_(BGA) = Pitch • 1.414" kann durch Substitution in den vorgenannten Regeln eine Verknüpfung der Geometrien zum Pitchabstand eines BGAs hergestellt werden.



Regel (BGA FanOut-Geometrie)

$$\text{Pitch} = \frac{\text{BGApad} + 2 \cdot \text{Sicherheitsabstand} + \text{VIApad}}{\sqrt{2}}$$

Regel (Geometrie BGApad)

$$\text{BGApad} = (\text{Pitch} \cdot 1.414) - 2 \cdot \text{Sicherheitsabstand} - \text{VIApad}$$

Regel (Geometrie VIApad)

$$\text{VIApad} = (\text{Pitch} \cdot 1.414) - \text{BGApad} - 2 \cdot \text{Sicherheitsabstand}$$

Regel (Geometrie Sicherheitsabstand)


$$\text{Sicherheitsabstand} = 0.5 \cdot ((\text{Pitch} \cdot 1.414) - \text{BGApad} - \text{VIApad})$$

BGA-Beispiel : FanOut-Via bei einem 800µm Pitch 1

Beispiel

Vorgegeben ist ein BGA mit einem Pitchabstand von 800µm und einem BGA-Pad von 500µm.

Zwischen BGA-Pad und Viapad muß ein Sicherheitsabstand von 100µm eingehalten werden. In die Mitte eines BGA-Geviets soll eine Durchkontaktierung als FanOut-Via für das Routing des BGAs gesetzt werden.



Aufgabe

Für die CAD-Bibliothek soll für den Padstack der maximale Durchmesser des Viapads berechnet werden sowie die maximale Dicke der Leiterplatte bei einem AspectRatio von 1:8 für das Kontaktieren.

Die Reihenfolge der Berechnungen ist :


- 1 $VIAPad_{(max)}$
- 2 $ViaEDM_{(max)}$
- 3 maximale Leiterplattendicke.

Der Durchmesser für das maximale VIAPad ist :

$$\begin{aligned} VIAPad_{(max)} &= 1.414 \cdot Pitch - BGApad - 2 \cdot Sicherheitsabstand \\ &= 1.414 \cdot 800\mu m - 500\mu m - 2 \cdot 100\mu m \\ &= \underline{431.2\mu m} \end{aligned}$$

BGA-Beispiel : FanOut-Via bei einem 800µm Pitch 2

► Der seitens des CAD-Layouts mögliche Enddurchmesser für ein Via (~ ViaEDM) ergibt sich, wenn vom Viapad die Bohrwerkzeugzugabe des Leiterplattenherstellers von üblicherweise 100µm sowie die Toleranz zwischen Leiterbild und Bohrposition von ± 100µm (...für z.B. FR4) abgezogen werden.



$$\begin{aligned}\text{ViaEDM}_{(\max)} &= \text{ViApad}_{(\max)} - \text{BWzgZugabe} - 2 \cdot \text{Toleranz}_{(\text{FR4})} \\ &= 431.2\mu\text{m} - 100\mu\text{m} - 200\mu\text{m} \\ &= 131.2\mu\text{m}\end{aligned}$$

Weil Bohrwerkzeuge üblicherweise nur in 50µm-Abständen verfügbar sind, muß der Wert 131.2µm auf 100µm abgerundet oder auf 150µm aufgerundet werden.

Das *Abrunden* des $\text{ViaEDM}_{(\max)}$ ergibt eine größere Toleranz $_{(\text{FR4})}$ zwischen Leiterbild und Bohrposition von zirka ± 115µm :

$$\text{ViaEDM}_{(\max)} = 431.2\mu\text{m} - 100\mu\text{m} - 230\mu\text{m} = 101.2\mu\text{m}$$

Das *Aufrunden* des $\text{ViaEDM}_{(\max)}$ ergibt eine kleinere Toleranz $_{(\text{FR4})}$ zwischen Leiterbild und Bohrposition von zirka 90µm :

$$\text{ViaEDM}_{(\max)} = 431.2\mu\text{m} - 100\mu\text{m} - 180\mu\text{m} = 151.2\mu\text{m}$$

BGA-Beispiel : FanOut-Via bei einem 800µm Pitch 3

► Die technisch kontaktierbare Bohrtiefe eines Vias wird durch das $\text{AspectRatio}_{(\text{Bohrungen})}$ beschrieben :

$$\text{Kontaktierbare Bohrtiefe} = \frac{\text{Lochdurchmesser}_{(\min)}}{\text{AspectRatio}}$$

Für eine Durchkontaktierung ist die kontaktierbare Bohrtiefe praktisch identisch mit der maximalen Dicke der zugehörigen Leiterplatte. Das AspectRatio von 1:8 entspricht dezimal dem Wert "0.125". Weiter gilt :

$$\text{Lochdurchmesser}_{(\min)} = \text{VIAbohrung}_{(\max)} = \text{ViaEDM}_{(\max)} + \text{BWzgZugabe}$$


Eingesetzt in die obere Formel ist :

$$\text{Leiterplattendicke}_{(\max)} = \frac{\text{ViaEDM}_{(\max)} + \text{BWzgZugabe}}{\text{AspectRatio}} = \frac{\text{ViaEDM}_{(\max)} + 100}{0.125}$$


Damit ergibt sich für die Via-Enddurchmesser 101.2µm bzw. 151.2µm :

3 Für $\text{ViaEDM}_{(\max)}$ von ~ 100µm ist die Leiterplattendicke_(max) = 1.60mm

Für $\text{ViaEDM}_{(\max)}$ von ~ 150µm ist die Leiterplattendicke_(max) = 2.00mm




BGA-Beispiel : Routingparameter für BGAs mit Pitch 1000µm




$$\begin{aligned}
 \text{Diagonale} &= \text{Pitch} \cdot \sqrt{2} = 1414\mu\text{m} \\
 &= 550\mu\text{m BGApad} + 2 \cdot 157\mu\text{m Sicherheitsabstand} \\
 &\quad + 150\mu\text{m ViaEDM} + 2 \cdot 200\mu\text{m Restring}
 \end{aligned}$$

BGA-Beispiel : Routingparameter für BGAs mit Pitch 800µm 1



$$\begin{aligned}
 \text{Diagonale} &= \text{Pitch} \cdot \sqrt{2} = 1131\mu\text{m} \\
 &= 480\mu\text{m} \text{ BGApad} + 2 \cdot 100.5\mu\text{m} \text{ Sicherheitsabstand} \\
 &\quad + 150\mu\text{m} \text{ ViaEDM} + 2 \cdot 150\mu\text{m} \text{ Restring}
 \end{aligned}$$

BGA-Beispiel : Routingparameter für BGAs mit Pitch 800µm 3



$$\begin{aligned}
 \text{Diagonale} &= \text{Pitch} \cdot \sqrt{2} = 1131\mu\text{m} \\
 &= 430\mu\text{m} \text{ BGApad} + 2 \cdot 100.5\mu\text{m} \text{ Sicherheitsabstand} \\
 &\quad + 200\mu\text{m} \text{ ViaEDM} + 2 \cdot 150\mu\text{m} \text{ Restring}
 \end{aligned}$$

BGA : Grund- und Funktionsfläche


Regel (Funktionsfläche BGA)

$$\begin{aligned}\text{Funktionsfläche}_{(\text{BGA})} &= \text{BGApad} - \text{Unterätzung}_{(\text{ges})} \\ &= \text{BGApad} - 2 \cdot \text{Kupferdicke} \cdot \tan \alpha\end{aligned}$$

Hinweis

Der Sicherheitsabstand im CAD-Layout entspricht in der Praxis dem Abstand der Bildstrukturen auf der Höhe der Dielektrikums.


Für BGA-Pads entspricht die Funktionsfläche für das Aufsetzen der Balls der Vorgabe aus der CAD-Bibliothek verringert um den Betrag für die Unterätzung.



BGA : Grund- und Funktionsfläche bei 800µm Pitch

Beispiel

Vorgegeben ist ein BGA mit einem Pitchabstand von 800µm. Zwischen zwei BGA-Pads soll eine Leiterbahn mit einer Breite von 100µm und einem Sicherheitsabstand von ebenfalls 100µm hindurchgeführt werden. Die Kupferdicke auf den Außenlagen ist 42µm (...17µm Basiskupfer + 25µm DKkupfer) mit einem Tangens für den Ätzwinkel α von 25° ($\sim \tan \alpha = 0.47$).



Aufgabe Für die CAD-Bibliothek soll für den Padstack der maximale Durchmesser des BGA-Pads berechnet werden und für die Baugruppenproduktion die verbleibende Funktionsfläche.

Der Durchmesser für das maxiale BGA-Pad ist :

$$\begin{aligned} \text{BGApad}_{(\max)} &= \text{Pitch} - \text{Leiterbahnbreite} - 2 \cdot \text{Sicherheitsabstand} \\ &= 800\mu\text{m} - 100\mu\text{m} - 2 \cdot 100\mu\text{m} = \underline{500\mu\text{m}} \end{aligned}$$

Der Durchmesser für die maximale Funktionsfläche ist :


$$\begin{aligned} \text{Funktionsfläche}_{(\text{BGA})} &= \text{BGApad} - 2 \cdot \text{Kupferdicke} \cdot \tan \alpha \\ &= 500\mu\text{m} - 2 \cdot 42\mu\text{m} \cdot 0.47 = \underline{460.52\mu\text{m}} \end{aligned}$$



BGA : Lötstopmaske

Hinweis (Lötstopmaske bei BGAs)

Ein Andruck des BGA-Pads ist für BGAs mit Pitchabständen $\leq 800\mu\text{m}$ nicht empfehlenswert. In der Lötstopmaske sind die BGA-Pads konventionell umlaufend freizustellen. Die Viapads für das FanOut dürfen mit Lack angedrückt werden. Für das zuverlässige Prozessieren chemischer Endoberflächen müssen die Vias freigestellt sein. Damit ein Abfließen der Lotpaste vermieden wird, muß zwischen der Viabohrung und dem BGA-Pad ein Lacksteg stehen bleiben.




BGA : Lötstopmaske bei einem 800µm Pitch

Hinweis

Die Freistellung in der Lötstopmaske liegt für fotostrukturierten Lötstoplack bei umlaufend 50µm.

Der Lacksteg haftet ab einer Stegbreite von 100µm fest auf der Leiterplatte. Der Lackandruck des Vias für das Routing des BGAs ist zulässig bis zu einer Distanz von 50µm zur metallisierten Viabohrung (~ LKviadis).



Beispiel

Vorgegeben ist ein BGA mit einem Pitch von 800µm, einem BGA-Pad von 500µm und einem Viapad von 400µm mit einem Via-Enddurchmesser von 100µm. Es ist zu prüfen, ob die minimale Stegbreite von 100µm eingehalten werden kann. Es ist :

Regel (Minimaler Lötstoplacksteg im BGA)

$$\text{Lacksteg}_{(\max)} = 0.5 \cdot (1.414 \cdot \text{Pitch} - \text{BGApad} - 2 \cdot \text{BGAfreistellung} - \text{ViaEDM} - 2 \cdot \text{LKviadis})$$

$$\begin{aligned} \text{Lacksteg}_{(\max)} &= 0.5 \cdot (1.414 \cdot 800 - 500 - 2 \cdot 50 - 100 - 2 \cdot 50) \\ &= 0.5 \cdot (331.2) = \underline{165.6\mu\text{m}} \end{aligned}$$

Die maximal mögliche Stegbreite liegt mit 165.6µm sogar über 100µm.

12



Allgemeine Lösungen für das Routing von BGAs

Ein CAD-Layout ist im Prinzip eine individuelle Lösung für eine individuelle Aufgabenstellung.

Die Integration von elektronischen Bauteilen führt allerdings auch zur Integration von Routinglösungen.

Im Ergebnis können Standards beschrieben werden, die für eine Standard-BGA-Geometrie ein Standard-Routing vorgeben.




BGA Routing : CAD-Layout bei 800µm Pitch


Beispiel

Ein mögliches Routing für BGAs mit 800µm Pitch und einer Matrix von einer unterschiedlichen Anzahl Reihen und Spalten.


Matrix 3x3




Matrix 3x4




Matrix 4x4




Matrix 4x5



Matrix 5x5



Matrix 6x6



BGA Routing : Allgemeine Optionen

Ob ein BGA vollständig geroutet werden kann, indem eine Leiterbahn zwischen benachbarten BGA-Pads herausgeführt wird, kann vor Beginn des CAD-Layouts berechnet werden.

Regel (einseitiges BGA-Routing)


Ein BGA ist dann einseitig routbar, wenn die Summe der Abstände zwischen den äußeren Pads \geq der Summe der inneren Pads ist.

Regel (Σ äußere Abstände)

$$\begin{aligned}\Sigma_{\text{äußere Abstände}} &= 2 \cdot ((\text{Reihen} - 1) + (\text{Spalten} - 1)) \\ &= 2 \cdot (\text{Reihen} + \text{Spalten} - 2)\end{aligned}$$

Regel (Σ innere Pads)

$$\Sigma_{\text{innere Pads}} = (\text{Reihen} - 2) \cdot (\text{Spalten} - 2)$$



BGA Routing : Optionen für das Routing 1

Beispiel

Für ein BGA mit einer 6x7 Matrix ergibt sich :

$$\begin{aligned}\Sigma_{\text{äußere Abstände}} &= 2 \cdot (\text{Reihen} + \text{Spalten} - 2) \\ &= 2 \cdot (6 + 7 - 2) \\ &= 22\end{aligned}$$


und

$$\begin{aligned}\Sigma_{\text{innere Pads}} &= (\text{Reihen} - 2) \cdot (\text{Spalten} - 2) \\ &= (6 - 2) \cdot (7 - 2) \\ &= 20\end{aligned}$$

Ergebnis

Weil $\Sigma_{\text{äußere Abstände}} = 22 \geq \Sigma_{\text{innere Pads}} = 20$ ist, muß es eine einseitige Lösung für das Routing des BGAs im CAD-Layout geben.

Es bleiben $22 - 20 = 2$ Kanäle optional unbelegt.



BGA Routing : Optionen für das Routing 2

Beispiel

Für ein BGA mit einer 6x8 Matrix ergibt sich :

$$\begin{aligned}\Sigma_{\text{äußere Abstände}} &= 2 \cdot (\text{Reihen} + \text{Spalten} - 2) \\ &= 2 \cdot (6 + 8 - 2) \\ &= 24\end{aligned}$$

und


$$\begin{aligned}\Sigma_{\text{innere Pads}} &= (\text{Reihen} - 2) \cdot (\text{Spalten} - 2) \\ &= (6 - 2) \cdot (8 - 2) \\ &= 24\end{aligned}$$

Ergebnis

Weil $\Sigma_{\text{äußere Abstände}} = 24 \geq \Sigma_{\text{innere Pads}} = 24$ ist, muß es eine einseitige Lösung für das Routing des BGAs im CAD-Layout geben.

Es bleiben $24 - 24 = 0$ Kanäle optional unbelegt.

Matrix 6x8



BGA Routing : Optionen für das Routing 3

Beispiel

Für ein BGA mit einer 7x7 Matrix ergibt sich :


$$\begin{aligned}\Sigma_{\text{äußere Abstände}} &= 2 \cdot (\text{Reihen} + \text{Spalten} - 2) \\ &= 2 \cdot (7 + 7 - 2) \\ &= 24\end{aligned}$$

und

$$\begin{aligned}\Sigma_{\text{innere Pads}} &= (\text{Reihen} - 2) \cdot (\text{Spalten} - 2) \\ &= (5 - 2) \cdot (5 - 2) \\ &= 25\end{aligned}$$

Ergebnis

Weil $\Sigma_{\text{äußere Abstände}} = 24 \leq \Sigma_{\text{innere Pads}} = 25$ ist, kann es keine einseitige Lösung für das Routing des BGAs im CAD-Layout geben. Es gibt für ein Pad keinen freien Routingkanal mehr in der äußeren Padreihe. Es bleiben folglich $25 - 24 = 1$ Kanäle optional unbelegt.




BGA Routing : Optionen für das Routing 4

Regel (einseitiges BGA-Routing)

Für $n, m \in \mathbb{N}$ gilt, wenn ein BGA mit (n) Reihen und m Spalten einseitig geroutet werden kann, dann kann auch ein BGA mit (n-1) Reihen und/oder (m-1) Spalten einseitig geroutet werden.

Matrix $m \times n$	$\Sigma_{\text{äußere Abstände}}$	$\Sigma_{\text{innere Pads}}$	einseitiges Routing
4 x 4	12	4	<input checked="" type="checkbox"/>
5 x 5	16	9	<input checked="" type="checkbox"/>
6 x 6	20	16	<input checked="" type="checkbox"/>
6 x 7	22	20	<input checked="" type="checkbox"/>
6 x 8	24	24	<input checked="" type="checkbox"/>
7 x 7	24	25	<input type="checkbox"/>

Matrix 6x7



Matrix 7x7



Routingbeispiel für ein 625-poliges BGA mit einem Pitch von 800 μ m.

Für das FanOut eines ausgewählten BGAs gibt es in der Regel nur wenige optimale Lösungen.

Das BGA als komplexestes Bauteil einer Baugruppe legt mit seiner Funktion neben den Routinggeometrien auch die Anzahl der Lagen des erforderlichen Multilayers fest.

Damit ist mit dem FanOut auch eine Kostenmatrix beschrieben und es werden Entscheidungen über die Wirtschaftlichkeit eines elektronischen Produktes getroffen.



Konstruktion eines Highspeed-Boards

Hinweis

Der Transfer von Informationen muß schnell und zuverlässig erfolgen, wenn die Anforderungen an die Leistungsfähigkeit von CPU-Boards erfüllt werden sollen.

Diese Aufgabenstellung ist nur mit einer ganzheitlichen Vorgehensweise lösbar.

Die Konstruktion des CAD-Layoutes muß mit einer effizienten und funktionalen Geometrie durchgeführt werden. Der Aufbau des Multilayers für ein Highspeed-Board muß diese Geometrie umsetzen können.

Aus physikalischer Sicht sind die *Signalintegrität*, die *Powerintegrität* und das allgemeine *EMV-Verhalten* der späteren Baugruppe zu beachten. Ausschlaggebend für eine analytische Vorbetrachtung ist immer die Geometrie der komplexesten elektronischen Komponente.

Die nachfolgende Beschreibung geht von einem BGA mit einer 25x25 Matrix bei einem 800er-Pitch aus.





BGA Routing : Quadrantenauslenkung bei Matrix 25x25

Vorgaben

Das BGA hat eine 25x25 Matrix mit möglichen 625 Anschlußpins.
Die beiden äußeren BGA-Reihen können ohne Vias layoutet werden.

Die Vias für die innenliegenden BGA-Pads werden als Quadranten ausgelenkt. Damit ergeben sich zusätzliche Kanäle für das Routing.




BGA Routing : Routingkanäle durch Quadrantenauslenkung

Hinweis (Geometrien im Routingkanal)

In einem Routingkanal müssen Räume/Vektoren für Sicherheitsabstände und Leiterbahnen zur Verfügung stehen.

Regel (Geometrien im Routingkanal)


Für (n) Leiterbahnen werden $(n+1)$ Sicherheitsabstände benötigt.



BGA Routing : Breite des Routingkanals

Regel (Breite des Routingkanals)

$$\text{Routingkanal} = \text{Pitch} + 2 \cdot \frac{\text{Pitch}}{2} - 2 \cdot \frac{\text{VIApad}}{2} = 2 \cdot \text{Pitch} - \text{VIApad}$$



Hinweis (Breite des Routingkanals)

Die Breite des Routingkanals ist ausschließlich abhängig vom Pitch des BGAs und vom Durchmesser des FanOut-Viapads.



BGA Routing : Breite des Routingkanals

Beispiel

Vorgegeben sind ein BGA-Pitch von $800\mu\text{m}$ und ein Viapad mit einem Durchmesser von $450\mu\text{m}$.

Die Leiterbahnbreiten und die Sicherheitsabstände dürfen nicht unter jeweils $100\mu\text{m}$ liegen.

Es soll ermittelt werden, wie viele Leiterbahnen maximal in einem Routingkanal untergebracht werden können.

Es ist :

$$\begin{aligned}\text{Routingkanal} &= 2 \cdot \text{Pitch} - \text{VIApad} \\ &= 1600\mu\text{m} - 450\mu\text{m} = \underline{1150\mu\text{m}}\end{aligned}$$


Weil Leiterbahnbreite und Sicherheitsabstände identisch sind, kann der Wert für den Routingkanal durch $100\mu\text{m}$ ganzzahlig geteilt werden :

$$\text{Leiterbahn} + \text{Sicherheitsabstand} = 1150\mu\text{m} / 100\mu\text{m} = \underline{11} \quad \dots \text{Rest } 50\mu\text{m}$$

Weil es für (n) Leiterbahnen (n+1) Sicherheitsabstände gibt, ist :

$$(n) + (n+1) = 11 \quad \text{also} \quad 2n + 1 = 11 \quad \text{also} \quad n = \underline{5}.$$



Maximal passen also 5 Leiterbahnen mit $100\mu\text{m}$ in den Routingkanal. Der Rest von $50\mu\text{m}$ wird dem Abstand "Viapad zu Leiterbahn" zugeschlagen.



BGA Routing : Matrix 25x25 mit Pitch 800µm 1

Die äußeren Reihen AE, AD, A, B und die Spalten 1, 2, 24, 25 lassen sich auf der Außenlage routen, auf der das BGA bestückt wird. LVDS-Routing ist möglich.



Die folgenden Reihen AC, AB, C, D und die Spalten 3, 4, 22, 23 lassen sich auf dem zweiten Signallayer routen. LVDS-Routing ist möglich.



BGA Routing : Matrix 25x25 mit Pitch 800µm 2

Die inneren Reihen AA, Y, E, F und die Spalten 5, 6, 20, 21 lassen sich auf dem dritten und vierten Signallayer routen.

Ein Routing von Übertragungsleitungen im Modus SingleEnded und/oder differentiell ist möglich.




BGA Routing : Matrix 25x25 mit Pitch 800µm 3

SIG
GND
SIG
SIG
GND
VCC
GND
VCC
VCC
GND
SIG
SIG
SIG


Die inneren Reihen W, G und die Spalten 7, 19 lassen sich auf dem fünften Signallayer routen.

Die Reihen V, H und die Spalten 8 und 18 lassen sich auf dem sechsten und äußeren Signallayer routen.

Die verbleibenden inneren BGA-Anschlüsse werden in den Routingkanälen layoutet.



SIG
GND
SIG
SIG
GND
VCC
GND
VCC
VCC
GND
SIG
SIG
SIG



BGA Routing : CAD-Layout-Geometrien für BGAs und Vias

Padstacks in der CAD-Bibliothek

Mit der Berechnung der Geometrien werden die Werte für die Anlage des BGAs in der CAD-Bibliothek festgelegt sowie die Constraints für das Routing am CAD-System.


Wert	Parameter	Verwendung
400µm	Ø des BGA-Pads	Bestückung / Routing
300µm	Via-Bohrwerkzeug	LP-Fertigung
200µm	Via-Enddurchmesser	Routing / LP-Fertigung
500µm	Via-Pad	Routing / LP-Fertigung
150µm	Via-Restring	LP-Fertigung
600µm	Via-Lötstopmaske	LP-Fertigung / Bestückung / Test
700µm	Via-Isolation Powerplane	LP-Fertigung
100µm	Leiterbahnbreite	Routing / LP-Fertigung / Test
100µm	Leiterbahnabstand	Routing / LP-Fertigung / Test
150µm	electrical clearance	Routing / LP-Fertigung / Bestückung



BGA Routing : Vorgaben für den Lagenaufbau

Vorgaben



Für die Funktion einer Baugruppe müssen Signale und Stromversorgungen zugeordnet werden.



Die Anzahl der Lagen, die für das Layout eines BGAs benötigt werden sowie das Routing der Signalverbindungen und die Stromversorgung werden durch die Matrix des BGAs bestimmt.

Auch die technisch-physikalische Funktion des BGAs hat einen Einfluß. Wenn Impedanzen und Rückströme beachtet werden müssen, dann muß das CAD-Layout einen geeigneten modularen Aufbau beachten. Die Konstruktion des Multilayers muß diesen Anforderungen gerecht werden.

Modul für kapazitive Stromversorgung



Modul für Rückstrom + Impedanz



BGA Routing : Multilayer für eine Matrix 25x25 und 800µm Pitch

Material	Stack-Up	Vias	Parameter	Layer
Plated	25µm			LY-Top SIG EM
Copper	17µm			
NP-155fb	50µm	106 SR:70	100-125-100µm d 100 Ω	200µm s 50 Ω
NP-155fb	70µm	1080 MR:67	110-100-110µm d 90 Ω	
Copper	17µm			LY-2 GND
NP-155ftl	100µm		100-115-100µm d 90 Ω	115µm s 50 Ω
Copper	17µm		100-225-100µm d 100 Ω	LY-3 SIG
NP-155fb	70µm	1080 MR:67	100-225-100µm d 100 Ω	LY-4 SIG
Copper	17µm		100-115-100µm d 90 Ω	115µm s 50 Ω
NP-155ftl	100µm			LY-5 GND
Copper	17µm			LY-6 VCC
NP-155fb	50µm	106 SR:70		LY-7 GND
Copper	17µm			LY-8 VCC
NP-155ftl	100µm			
Copper	17µm			LY-9 VCC
NP-155fb	50µm	106 SR:70		LY-10 GND
Copper	17µm			
NP-155ftl	100µm		100-115-100µm d 90 Ω	115µm s 50 Ω
Copper	17µm		100-225-100µm d 100 Ω	LY-11 SIG
NP-155fb	70µm	1080 MR:67	100-225-100µm d 100 Ω	LY-12 SIG
Copper	17µm		100-115-100µm d 90 Ω	115µm s 50 Ω
NP-155ftl	100µm			LY-13 GND
Copper	17µm		110-100-110µm d 90 Ω	
NP-155fb	70µm	1080 MR:67	110-100-110µm d 90 Ω	
NP-155fb	50µm	106 SR:70	100-125-100µm d 100 Ω	200µm s 50 Ω
Copper	17µm			
Plated	25µm			LY-Bot SIG

Thickness	1.37mm - 1.55mm Bare Board
	1.45mm - 1.64mm ENIG
	1.49mm - 1.67mm HAL
	General tolerance +/- 6%

LA-Drawing	#1068
Date	13.02.2013
Name	Wi
Comment	--

Lagenaufbau

Für ein BGA mit einer voll belegten Matrix von 25x25 Spalten und Reihen sind maximal 6 Signallayer für das Routing erforderlich. Für GND sind 5 Lagen vorgesehen, für VCC insgesamt 3 Lagen.

Die GNDs sind so verteilt, daß Impedanzen und Rückströme definiert sind.


Durch die Kombination von vier GND-VCC-Paaren stehen interne Kapazitäten im Multilayer für eine effektive Stromversorgung zur Verfügung.

Der Aufbau bietet maximale Stabilität bei voller Inanspruchnahme der BGA-Leistung.

Danke.



Informationen zur
LA - LeiterplattenAkademie GmbH



LeiterplattenAkademie




Die LA - LeiterplattenAkademie GmbH

Die Sicherung des Standortes Deutschland in Europa und der Erhalt der internationalen Wettbewerbsfähigkeit setzt eine systematische und kontinuierliche Qualifikation der Mitarbeiter/innen eines Unternehmens voraus.

Die wirtschaftliche Leistungsfähigkeit einer Industriegesellschaft und ihre technologische Kompetenz am Weltmarkt wird (auch) durch die Qualität ihrer Elektronikprodukte bestimmt.

Das erfordert eine fachlich hochwertige Aus- und Weiterbildung. Wir verstehen es als unserer Aufgabe, Fachwissen in den entscheidenden Bereichen zu vermitteln.

- Schaltplanentwicklung
- CAD-Design
- CAM-Bearbeitung
- Leiterplattentechnologie
- Baugruppenproduktion



Arnold Wiemers

Seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten.

Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten.

Seit 2009 Inhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH.



Fachseminare zur Leiterplatten- und Baugruppententechnologie.
Mitarbeit am Schulungskonzept der entsprechenden Fachverbände.
Vom IPC zertifizierter CID, CID+, CIS 6012, Tutor und Trainer. ZED.
Aktives Mitglied im AK-Design des ZVEI.
Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.





© *Alle Rechte an den Unterlagen liegen beim Autor Arnold Wiemers. Eine Vervielfältigung gleich welcher Art, auch auszugsweise, ist ohne schriftliche Genehmigung der LA - LeiterplattenAkademie GmbH nicht zulässig. Alle Angaben in diesen Unterlagen sind ohne Gewähr.*

Kontakt

LA - LeiterplattenAkademie GmbH
Krefelder Straße 18
D-10555 Berlin

www.leiterplattenakademie.de

Geschäftsleitung

Kathrin Fechner

Technischer Direktor

Arnold Wiemers

Telefon 030 / 34 35 18 99

Telefax 030 / 34 35 19 02

Telefon 0171 / 358 3712

Telefax 0531 / 126441

eMail

info@leiterplattenakademie.de

eMail

awi@leiterplattenakademie.de

