Die Akademie

Die Seminare

Die Referenten

Die Termine

InHouse

Publikationen

Favoriten

Kunst

Kontakt

Seminar LP2010: Design und Realisierung von High-Speed-Hardware

Das Seminar zum Projekt "Die Leiterplatte 2010"

Termin: Termine für 2018 folgen in Kürze

 

 

meltemi / Blockschaltbild

Aufbaukonzept für ein MCC (Multifunktional Circuit Carrier System) auf der Basis eines Virtex-Transceivers mit peripheren Funktionsblöcken. Transfer via LVDS-Leitungen. Single-Chip ARM7. Speichergruppen, Schnittstellen und Übertragungseigenschaften im GBit-Bereich.

Multilayer-Architektur

Konzepte für die breitbandige Verarbeitung von Signalen. Aspekte der Konstruktion und des Leistungspotentials von MCCs. Sorgfältige Aufteilung der Funktionen eines Multilayers in Stromversorgungsräume und in Signalräume. Aufbauvorschläge.

Bauteilauswahl 1

Spezifikation von Bauteilen. Erforderliche Einsatzbereiche. Einfluß und Folgen reduzierter Betriebsspannungen. Reduzierung der Flankensteilheit. Auswahl von Logikfamilien und Busschaltern. Aktive Terminierung von Signalleitungen. Reprogrammierbare Logik. Einflußnahme per Software.

Bauteilauswahl 2

Auswahl der aktiven und passiven Komponenten. Abstimmung zwischen der CPU und MPU auf dem meltemi-Board. Vorgaben für die Bauteile zur Entkopplung der Stromversorgung.  Interpretation von Leistungsangaben in Datenblättern.

Stromversorgung 1

Stromversorgungssysteme für Baugruppen. Strategien für die Stromversorgung durch den Aufbau von Multilayern. Vorteile in der Layoutgestaltung durch das Pluggen von Vias. Abschirmung von Leiterplattenbereichen durch die Metallisierung der Leiterplattenkanten ("Kantenkontaktierung").

Stromversorgung 2

Mängel in der Stromversorgung einfacher 2-Lagen-Boards. Der Einfluß parasitärer Induktivitäten auf die Stabilität der Schaltungsfunktion.

Funktionsanalyse

Technische Aspekte bei der Messung des Abstrahlverhaltens von High-Speed-Baugruppen. Die Betrachtung und die Auswertung diskreter Frequenzen. Gegenüberstellung von Taktrate und Bandbreite mit Blick auf die Hochgeschwindigkeitseigenschaften einer Baugruppe. Diskussion kritischer Frequenzbereiche.

EMV-Messung

Allgemeine Vorgaben für die Durchführung von Messungen im EMV-Labor. Interpretation von Meßergebnissen in den unterschiedlichen Frequenzbereichen.

Diskussion der technischen Vorgaben an das CAD-Layout

Signalintegrität. Beachtung der internen Gatterlaufzeiten und der Signalübertragungseigenschaften von Leiterbahnen. Berechnung und Durchführung des Längenausgleichs bei differentiellen Signalen. LVDS-Verbindungen. Impedanz von Signalleitungen. Die USB-Schnittstelle.

Breitbandentkopplung

Strategien für die Entkopplung der unterschiedlichen Stromversorgungen einer Baugruppe über gerechnete Kondensatorgruppen. Layoutvorgaben für die Plazierung und die Anbindung der Kondensatoren über Vias an die Stromversorgungsflächen

Layout-Regeln zur Beachtung der Signalintegrität

Vermeidung unsymmetrischer Leiterbahnführung. Beachtung und Definition der GND-Bezüge für die Rücklaufströme in einer High-Speed-Umgebung. Erfolgreiche Maßnahmen für die Reduzierung der EMV-Emission. Aufbaustrategien für 6-, 8-, und 10-Lagen-Multilayer.

LVDS-Routing

Vorgaben für LVDS-Signal-leitungen. Einbindung der Signallayer in das MCC-Konzept. Strategien für das Entflechten integrierter FPGA-Bausteine. Impedanzen (Single-Ended, differentiell).

Stromversorgungsflächen

Simulation, Berechnung und Geometrie niederimpedanter Stromversorgungssysteme. Stützung und Absorption. Nutzung der kapazitiven Eigenschaften flächig ausgelegter Powerplanes. Wellenwiderstand eines VCC-GND-Systems. Ergänzung der Entkopplungseigenschaften durch eine gerechnete Kondensatorgruppe.

Vergleich von Infiniband und SATA-Kabel

Abstrahlverhalten bei der Nutzdatenübertragung im GByte-Bereich. Betrachtung kritischer Frequenzbänder. Mögliche Ursachen für eine Diskontinuität der Signalqualität.

 
Was leistet das Seminar "LP2010" und wer wird angesprochen?

Die Entwicklung bei den heutigen aktiven elektronischen Bauteilkomponenten führt zu hoch getakteten CPUs und zu Signalflanken, die im Bruchteil einer Nanosekunde ansteigen.

Die Aufgabe vieler zukünftiger Applikationen wird die ultraschnelle Verarbeitung von Datenvolumina im Gigabit-Bereich sein. Das Seminar "LP2010" erläutert, welche notwendigen Voraussetzungen erfüllt sein müssen, damit eine erfolgreiche Lösung dieser Aufgabe möglich ist.

Angesprochen werden mit dem Seminar vornehmlich Schaltungsentwickler/innen und CAD-Designer/innen.

Vor dem Hintergrund der geänderten physikalischen Rahmenbedingungen werden konkrete Strategien für die Konzeptionierung von Hochgeschwindigkeitsplattformen für die Gigabit-Technik vorgestellt.

Schwerpunkte sind die systematische Auswahl der Bauelemente, das Leiterplattenlayout, die Eigenschaften impedanzdefinierter Leiterbahnen, die äußere und innere EMV, die Integrität von Signalen und Stromversorgungssystemen sowie erprobte Multilayer-Aufbauten für diese Aufgabenstellungen.

Die Beispiele im Seminar basieren auf erfolgreichen Baugruppen der Firma unit^el, die sich in der täglichen Anwendung bewiesen haben.

Von der Fachzeitschrift ELEKTRONIKPRAXIS wurde bereits das CPU-Board "CERO" für die Veröffentlichung als "Leiterplatte 2005" ausgewählt. Das CPU-Board "meltemi" hat es als "Die Leiterplatte 2010" zu einem hohem Bekanntheitsgrad gebracht und ist in allen Details untersucht und für ausgezeichnet befunden worden.

Ihr Referent
Gerhard Eigelsreiter

Gerhard Eigelsreiter ist Inhaber der Firma unit^el IT - Innovationen mit Firmensitz in A-8042 Graz.

Er ist tätig im Elektronikbereich mit langjähriger Forschungs- und Projekterfahrung.

Herr Eigelsreiter entwirft seit 1972 µP-System-Hardware auf Boardebene. Bereits 1981 entwickelte er die universelle Applikationsplattform Versacom-1. Es folgten EMV-gerechte Multilayer-SBC-Designs mit Schwerpunkt auf FPGAs. Die langjährige Erfahrung mit CPUs und FPGAs führte zur Entwicklung von High-Speed-Embedded-Hardware.

Diverse Seminare und Messevorträge. In der ELEKTRONIKPRAXIS publizierte Serien "Die Leiterplatte 2005" und die "Die Leiterplatte 2010".

Die Leiterplatte 2005 Die Leiterplatte 2010

Die von unit^el entwickelte Baugruppe meltemi gilt als anerkanntes Referenzboard mit Kultstatus.

Teilnahmegebühren

Die Teilnahmegebühr beträgt € 520,- pro Person zzgl. MwSt. Enthalten sind ausführliche Seminarunterlagen, ein Mittagessen sowie Pausengetränke. Jeder Teilnehmer erhält ein Zertifikat.

Seminare im Rahmen einer mehrtägigen Veranstaltungsreihe können im Paket gebucht werden. Bei Buchung mehrerer Seminare erhalten Sie eine Ermäßigung von 75,00 Euro pro Seminar.

Da unsere Online-Anmeldeforlulare jeweils für die Buchung einzelner Seminare ausgelegt sind, empfiehlt sich für eine evtl. Paket-Buchung mehrerer Veranstaltungen eine formlose Anmeldung unter anmeldung@leiterplattenakademie.de

Anmeldebedingungen

Aus organisatorischen Gründen ist die Teilnehmerzahl begrenzt. Anmeldungen werden in der Reihenfolge des Eingangs berücksichtigt. Bitte zahlen Sie erst nach Erhalt der Rechnung. Die Rechnung gilt als Anmeldebestätigung, Sie erhalten keine weitere Post. Der Veranstalter behält sich das Recht vor, das Seminar auch nach erfolgter Anmeldebestätigung unter Rückerstattung der Gebühren abzusagen. Nähere Informationen zur Anreise erhalten Sie mit der Rechnung/Anmeldebestätigung.

Eine schriftliche Stornierung der Anmeldung ist bis eine Woche vor dem Veranstaltungstermin gegen eine Bearbeitungsgebühr in Höhe von 40,00 € möglich, danach ist in jedem Falle der gesamte Betrag fällig. Der Teilnehmer kann den Seminarbesuch jedoch innerhalb eines halben Jahres nach dem Seminartermin nachholen.

 

 

5. bis 7. Juni In Berlin

Seminar
LeiterplattenTechnologie
Konstruktion und Analyse
von CAD-Layouts und Leiterplatten

________

Juli / August 2018

SommerSeminar:
2-Tages-Kompaktschulungen zum Sommer-Tarif
in Ihrem Haus

________

Neu:

Ab sofort sind unsere
Vortragsbände erhältlich.
Die aktuelle Preisliste